1、规格制定

与客户沟通芯片设计规格、需求，提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。

2、详细设计

根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。

3、HDL编码

使用硬件描述语言（VHDL，Verilog HDL）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。

4、仿真验证

检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。该部分称为前仿真，接下来逻辑部分综合之后再一次进行的仿真称为后仿真。

5、逻辑综合――Design Compiler  

仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，综合出来的电路在面积，时序等目标参数上达到的标准。

6、STA  

Static Timing Analysis（STA），静态时序分析，属于验证范畴，主要是在时序上对电路进行验证，检查电路是否存在建立时间（setuptime）和保持时间（hold time）的违例（violation

）。

7、形式验证

验证范畴，从功能上（STA是时序上）对综合后的网表进行验证。常用等价性检查方法，以功能验证后的HDL设计为参考，对比综合后的网表功能，是否在功能上存在等价性。