1、DFT
Design ForTest，可测性设计。DFT的目的是在设计的时候就考虑将来的测试。DFT的常见方法是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。
2、布局规划(FloorPlan)
布局规划是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如IP模块，
RAM，I/O引脚等等。布局规划能直接影响芯片最终的面积。
3、CTS
Clock TreeSynthesis，时钟树综合，时钟的布线。由于时钟信号在数字芯片的全局指挥作用，分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。
4、布线
(Place & Route) 普通信号布线，包括各种标准单元（基本逻辑门电路）之间的走线。
5、寄生参数提取
由于导线本身存在的电阻，相邻导线之间的互感，耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。
6、版图物理验证
对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout Vs Schematic
）验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求；ERC（ElectricalRule Checking）：电气规则检查，检查短路和开路等电气规则违例；等等。包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）。
|
